로고

  • EISC
  • Processor/Plaform
  • ASIC

EISC

Home > Technology > EISC
  • EISC
  • EISC 특징
  • Architecture
  • Software Tool

EISC

RISC-style EISC는 ㈜에이디칩스에서 개발한 embedded 프로세서용 Instruction Set Architecture로 확장 레지스터(Extension register)와 확장 플래그(Extension flag)라는 새로운 개념을 도입하여, Operand 길이를 필요한 만큼 임의로 확장이 가능하고, 길이가 16bit로 고정 된 명령어(16bit fixed length instruction)구조를 갖는다. RISC기반의 명령어 집합에 확장이라는 부분이 추가되어, RISC의 간결성과 CISC의 확장성을 동시에 지니고 있고, EISC(Extendable Instruction Set Computing)라는 이름을 갖게 되었다.

EISC Architecture.pdf

Extension(확장 레지스터(ER), 확장 플래그(E))

EISC는 가변길이 Operand를 표현하기 위해 확장 레지스터(ER)와 확장 플래그(E)를 사용한다. 확장 레지스터(ER) : 확장 Operand가 저장되는 레지스터 확장 플래그 : 확장 레지스터에 Operand가 저장 되어 있는지를 나타내는 플래그. 확장 레지스터에 확장 Operand를 load하는 명령어로 LERI를 사용하는데, LERI명령과 immediate값을 Load하는 LDI명령이 같이 사용 될 때 어떻게 동작하는지 아래 그림에 표시 되어 있다.

32Bit EISC processor